期刊文献+

基于FPGA技术的高速信道编解码芯片的优化设计

Exploitation of High-Speed Channel Coding and Decoding Chip on the Base of FPFA
下载PDF
导出
摘要 综述了目前国内外运用FPGA进行数字电视高速信道编解码芯片开发的技术现状和发展动向.在对存在的技术"瓶颈"进行分析的基础上,以RS编译码、卷积编码和Viterbi译码、FPGA开发等为技术依托,设计开发一种具备自主产权的数字电视高速信道编解码芯片,属于一种全新功能的应用级数字编解码产品.既可作为单元电路应用于数字电视系统,也可为实现数字电视信号高速信号处理的SOC设计提供模块电路.
作者 郭小刚
出处 《测控技术》 CSCD 2004年第z1期130-133,共4页 Measurement & Control Technology
  • 相关文献

参考文献7

二级参考文献14

  • 1韩作生,袁东风.RS码频域编译码的计算机模拟[J].通信学报,1994,15(6):104-112. 被引量:11
  • 2王新梅 肖国镇.纠错码--原理与方法[M].西安:西安电子科技大学出版社,1996..
  • 3Blahut R E.差错控制编码的理论与实践[M].广州:华南理工大学出版社,1986..
  • 4Lin S,Error control coding.fundamentals and applications,1983年
  • 5王立宁 乐光新 等.MATLAB与通信仿真[M].北京:人民邮电出版社,1999..
  • 6Kwon S,IEEE Trans Consumer Electronics,1997年,43卷,4期
  • 7Lee M H,IEEE Trans Consumer Electronics,1995年,41卷,4期
  • 8Hsu I S,TDA Progress Report,1987年,42页
  • 9Blahut R E,差错控制编码的理论与实践,1986年
  • 10Liu K Y,IEEE Trans Communications,1984年,32卷,5期

共引文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部