期刊文献+

换体DMA高速数据采集电路的CPLD实现 被引量:5

下载PDF
导出
摘要 介绍了换体DMA高速数据采集电路原理及其CPLD实现。用CPLD设计双端口RAM缓存、控制译码、时序逻辑电路,很好地解决了电路元件所占体积大、电路复杂、不能实现在线升级等问题,大大提高了系统的整体性能。
出处 《电子技术应用》 北大核心 2002年第8期10-12,共3页 Application of Electronic Technique
  • 相关文献

参考文献1

  • 1宋万杰.CPLD技术及其应用[M].西安:西安电子科技大学,2000..

共引文献71

同被引文献9

  • 1[4]褚振勇,翁木云.FPGA设计与应用[M].西安:西安电子科技大学出版社,2002.15-35.
  • 2[4](美)Chris Cant.Windows WDM设备驱动程序开发指南[M].孙义,马莉波,国雪飞,等译.北京:机械工业出版社,2000.
  • 3楮振勇.FPGA设计与应用[M].西安:西安电子科技大学出版社,2002..
  • 4Maxim Company. Novel storage idea supports ultra-fast data acquisition[ M]. Maxim Company, 2001.
  • 5Altera Company. Max 7 000 programmable logic device family data sheet[M]. Altera Company, 2003.
  • 6邹逢兴.计算机硬件技术及应用基础(上册:微机原理)[M].北京:国防科技大学出版社,2001.
  • 7宋国贤,高世海,等.用FPGA实现高速数据采集控制[C].二○○二届第二炮兵工程学院研究生学术论文集.
  • 8陆坤,周道玉,方同秀.CPLD在微机化多道核谱获取系统中的应用[J].核电子学与探测技术,2002,22(3):208-210. 被引量:2
  • 9詹惠琴.虚拟仪器中的EPP接口设计[J].现代电子技术,2003,26(15):61-64. 被引量:5

引证文献5

二级引证文献12

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部