雷达测试系统中时钟分配单元设计

时钟分配单元是雷达数字阵列综合测试系统中的重要组成部分,为系统中的多通道数字T/R组件测试单元提供多路低相噪、高稳定度相参时钟。本文给出了基于PXI总线的时钟分配单元的详细设计方案,该设计方案具有稳定度高、相噪指标高等特点,能够满足测试系统的需求。