期刊文献+

主存储器访问调度技术研究 被引量:4

Research on Memory Access Scheduling
下载PDF
导出
摘要 论述了主存储器访问操作中的bank预充电、row激活、column读写的访问调度技术。通过该技术可以缩短主存储器访问时间,从而达到提高主存储器带宽的目的。同时,为研究和评价这种主存储器访问调度策略的性能给出了一种建立仿真实验环境的思路。 A memory access scheduling is discussed in this paper. Memory access includes bank precharge, row activation and column access. The scheduling is aimed at increasing memory bandwidth through decreasing memory access latency. On the same time a way to establish a simulation platform for research and evaluation these kinds of scheduling strategies is described in the final section.
出处 《微电子学与计算机》 CSCD 北大核心 2004年第10期55-59,共5页 Microelectronics & Computer
基金 国家"863"高技术研究发展计划项目(2002AA714022)
关键词 BANK 预充电 Row激活 Column读写 访问调度 SMPL Bank, Precharge, Row activation, Column access, Access scheduling, SMPL
  • 相关文献

参考文献9

  • 1S. Rixner et al., Memory Access Scheduling, Proc. 27th Ann. Int'l Symp. Computer Architecture, IEEE CS Press,2000, pp. 128-138.
  • 2王爱英等编著.计算机组成与结构.第2版,北京:清华大学出版社,1995,78-79页.
  • 3John L, Hennessy,David A Patterson著,郑纬民,汤志忠,汪东升,陆家运,译.计算机系统结构:一种定量的方法.清华大学出版社,2002年8月,第1版,123-125.
  • 4刘天标编.微型计算机组成原理及接口技术.西安:西安交通大学出版社,2002.3,90-91.
  • 5林闯.计算机网络和计算机系统的性能评价.北京:清华大学出版社,2001,143-145.
  • 6强明,李卫民,杨桂枝,余剑平.一种用于星上数据总线的数字仿真软件[J].计算机仿真,1998,15(4):56-60. 被引量:3
  • 7沈绪榜.MPP嵌入式计算机设计.清华大学出版社1999.4,95-96.
  • 8黄铠,FA布里格斯著.计算机结构与并行处理.北京:科学出版社出版1990.6月,第1版,233-234.
  • 9郑纬民,汤志忠编.计算机系统结构.北京:清华大学出版社,1998,第2版,128-130.

共引文献2

同被引文献23

  • 1黄可望.新型存储控制器的研究设计[J].计算机工程与设计,2006,27(6):1065-1068. 被引量:2
  • 2江喜平,高德远,张盛兵,王晶.CISC中混合Cache的优化设计[J].计算机工程与应用,2006,42(10):109-111. 被引量:3
  • 3Ghasemzadeh H, Mazrouee S, Kakoee MR. Modified pseudo LRU replacement algorithm [ J ]. Engineering of Computer Based Systems. 2006 (52) :27 - 30.
  • 4Soryani Mohsen, Sharifi Mohsen. Performance Evaluation of Cache Memory Organizations in Embedded Systems [ J]. Information Technology,2007:1045 - 1050.
  • 5Nurvitadhi E,Jumnit Hong, Shih- Lien Lu. Active Cache Emulator [ J ]. Very Large Scale Integration (VLSI) Systems,2008 (7) :229 - 240.
  • 6Si- En Chang, Chia - Chang Hsu. Efficient simulation methods for multi - level cache memory hierarchies [ J ]. System Sciences, 1994 (4) :221 - 230.
  • 7Kharbufli M, Solihin Y. Counter - based cache replacement algorithms [ J ]. Computer Design : VLSI in Computers and Processors. 2005 (10) :61 - 68.
  • 8赵言涛,刘铮,彭永进,资道周.大容量闪存芯片与DSP接口设计[J].微计算机信息,2007,23(20):143-144. 被引量:4
  • 9冯宝坤.电脑硬件工程师资格认证教程[J].北京:海洋出版社,2011.
  • 10TriebelWA.80X86/Pentium处理器硬件、软件及接口技术教程[J].王克义,译.北京:清华大学出版社,2009.

引证文献4

二级引证文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部