基于状态机和流水线技术的3DES加密算法及其FPGA设计

Design of 3DES algorithm with FPGA based on state machine and pipelining

介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术,使得在面积和速度上达到最佳优化;添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现,最终下载到FPGA芯片StratixEP1S25F780C5中。