数字时钟12进制电路的设计

数字电子钟的设计与调试是学习数字电路实践项目之一，对于小时计数器24进制容易实现，本文主要阐述了利用组台逻辑电路和时序逻辑电路将数字钟小时计数器设计成12进制的方法。设计的最终结果在NI Multisim软件下仿真。12进制的数字时钟与24进制的时钟在脉冲振荡电路、分频电路、译码显示电路上没有差别，仅做粗略介绍。