一种高频率、低抖动的时钟占空比校准电路设计方法

针对占空比失真给高速数字系统性能带来的严重影响,文章提出了一种基于模拟结构的新型时钟占空比校准电路设计方法。在前向校准的路径上,采用了共模电平调整电路进行占空比校准,通过有源电感放大器进行带宽拓展和放大输出;在后向的反馈回路上,利用低通滤波器和交叉耦合积分器对占空比信息进行检测和控制。经实验证明,该电路可以实现高工作频率、宽调节范围、高校准精度以及低输出抖动,在高速有线 / 无线通信芯片和微处理器芯片上均可得到应用。