期刊文献+

2.5Gb/s 16:1复用器电路设计 被引量:1

2.5Gb/s 16:1 Multiplexer Circuit Design
下载PDF
导出
摘要 本文采用0.18μmCMOS工艺设计了用于2.5Gb/s收发器系统的16:1复用器电路。该电路采用数模混合的方法进行设计,第一级用数字电路实现16:4的复用,第二级用模拟电路实现4:1的复用,从而实现16:1的复用器。该电路采用SMIC0.18μm工艺模型,使用Virtuoso AMS Simulator工具进行了仿真。仿真结果表明,当电源电压为1.8V,温度范围为0~70℃时,电路可以工作在2.5b/s,功耗约为6mW。 A 16:1 multiplexer for 2.5Gb/s transceiver system designed with 0.18μm CMOS technology is presented in this paper. The circuit is designed with digital/analog mixed-signal methodology. The first level is realized with digital circuit for the 16:4 multiplex-er , and the second level realize the 4:1 multiplexer by analog circuit. The circuit is simulated with SMIC 0.18μm CMOS model by Virtuoso AMS Simulator. It is shown that the circuit can run at a high speed of 2.5Gb/s under a 1.8V power supply and the temp...
作者 邢立冬 蒋林
出处 《微计算机信息》 北大核心 2008年第11期264-265,270,共3页 Control & Automation
基金 陕西省科技厅(2005ZKC(二)-02-10)
关键词 收发器 复用器 数模混合 transceiver multiplexer digital/analog mixed-signal
  • 相关文献

参考文献4

  • 1[5]毕查德·拉扎维.模拟CMOS集成电路设计.西安:西安交通大学出版社.2003,165-197
  • 2[4]Akira Tanabe,Masato Umetani,Ikuo Fujiwara,Takayuki Ogura,Kotaro Kataoka,Masao Okihara,Hiroshi Sakuraba,Tetsuo Endoh,and Fujio Masuoka.0.18μm CMOS 10-Gb/s Multiplexer/Demultiplexer ICs Using Current Mode Logic with Tolerance to Threshold Voltage Fluctuation.IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.36,NO.6,JUNE 2001
  • 3[5]Daniel Kehrer,Hans-Dieter Wohlmuthl,Herbert Knappl,Martin Wurzerl,Arpad L.Scholtz.40Gb/s 2:1 Multiplexer and 1:2 Demultiplexer in 120nm CMOS.ISSCC 2003/SESSION 19/PROCESSOR BUILDING BLOCDS/PAPER 19.6
  • 4[6]Shahnam Khabiri.Design and Optimization of MOS Current Mode Logic Circuits Using Mathematical Programming.Carleton University June 2004

共引文献2

同被引文献8

  • 1莫秉轩,陈钟鸣,鲁迎春.一种可用于高性能锁相环的CMOS电荷泵[J].合肥工业大学学报(自然科学版),2006,29(3):369-372. 被引量:3
  • 2吴宏,陈吉华,陈怒兴.高性能锁相环中电荷泵电路研究[J].计算机工程与科学,2006,28(4):71-73. 被引量:5
  • 3Terlemez B, Uyemura JP. The design of a differential CMOS charge pump for high performance phase-locked loops [C].2004, 561-564.
  • 4Park CH, Kim O, Kim B. A 1.8-GHz self-calibrated phase- locked loop with precise I/Qmatching [J]. IEEE Journal of Solid- State Circuits, 2001, 36(5): 777-783.
  • 5Williams S, Casas M, Thompson H, Naviasky E. A 2.125 - 3.125 GHz Low Voltage Low Jitter PLL for SerDes Applications in 0.13 m CMOS [J].
  • 6Ko J,Lee W,Kim SW. 2.5 GHz PLL with current matching charge-pump for 10Gbps transmitter design [C].ACM New York, NY, USA,2005, 122-125.
  • 7毕查德·拉扎维.模拟CMOS集成电路设计[M].西安:西安交通大学出版社,2003.103-105.
  • 8汪祥,戎蒙恬.一种改进型高性能CMOS锁相环电荷泵的设计[J].上海交通大学学报,2008,42(4):629-633. 被引量:2

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部