摘要
介绍了一种除低通滤波器片外单片集成锁相环(Phase-LockedLoop,PLL)频率综合器设计。整个设计对压控振荡器、双模预分频器(Dual-ModulusPrescaler,DMP)与电荷泵(ChargePump,CP)等锁相环关键模块分别作了优化与改进,提高了各项设计性能。压控振荡器(VoltageControlledOscillator,VCO)输出最高频率为1.25GHz时相位噪声为-118.43dBc/Hz@1MHz,VCO调谐范围为250MHz。双模预分频器实现了高精度低抖动低功耗设计,双模预分频器分频输出118.3MHz时,峰峰抖动小于20ps而功耗仅3.2mA。
出处
《中国集成电路》
2006年第6期20-23,43,共5页
China lntegrated Circuit