期刊文献+

基于电源优化的SoC低功耗技术 被引量:2

Low power design of SoC based on power management
下载PDF
导出
摘要 通过电源管理,降低系统功耗是SoC实现低功耗设计的主要技术手段。本文提出了一种面向SoC的电源动态优化方案,构造了实现该方案的硬IP结构。系统通过控制该模块内部的电源管理控制逻辑来控制DC/DC转换控制器的电压输出,达到为系统任务提供不同供电电压的目的。完成了其硬IP核的设计,通过ISCAS85和ISCAS89基准电路验证实现了预期目标。 Power management is the most important technology for Reduce system consumption. This paper describes a design methodology of power management which integrated into the internal of SoC,and construct the hard IP for it. The system controls the internal power management control logic module, to offer different supply voltage for the system tasks. We have completed the design of this hard IP, and validated it on the benchmark circuits ISCAS85 and ISCAS89.
作者 李辛毅 汪滢
出处 《仪器仪表学报》 EI CAS CSCD 北大核心 2006年第z3期2582-2584,共3页 Chinese Journal of Scientific Instrument
关键词 DC/DC转换控制 SoC低功耗设计 电源管理 DC/DC converter low power design of SoC power management
  • 相关文献

参考文献3

  • 1[1]Tadahiro Kuroda and Mototsugu Hamada.Low-Power CMOS Digital Design with Dual Embedded Adaptive Power Supplies[J].IEEE JOURNAL OF SOLID-STATE CIRCUITS,1998,35 (4).
  • 2[3]W.Namgoong,M.Yu,T.Meng.A high-efficiency variable-voltage CMOS dynamic DC-DC switching regulator[C].IEEE International Solid-State Circuits Conference,1997:380-381.
  • 3[4]张字弘.行为逻辑层上的SoC低功耗设计[D].杭州:浙江大学,2004.

同被引文献15

  • 1祖静,申湘南,张文栋.存储测试技术[J].兵工学报,1994,15(4):30-34. 被引量:63
  • 2常晓涛,张志敏,王鑫.基于时钟树功耗预提取的SoC功耗估计方法[J].计算机工程,2006,32(1):234-236. 被引量:4
  • 3刘祥远,陈书明.高性能VLSI设计中时钟分布网络的问题与解决方法[J].计算机工程与科学,2007,29(6):89-92. 被引量:2
  • 4郝妍娜,洪志良.基于MCU和nRF905的低功耗远距离无线传输系统[J].电子技术应用,2007,33(8):44-47. 被引量:56
  • 5焦新泉 张燕.爆炸冲击波对舰船的毁伤效果研究.计算机科学,2008,:92-94.
  • 6LU Y,SZE C N,HONG X,et al.Navigating registers in placement for clock net-work minimization[C].Design Automation Conference,2005:176-181.
  • 7CHEON Y,HOP H,KAHNG A B,et al.PowerAware Placement[C].Proceedings of the 42nd Annual Design Automation Conference 2005:795-800.
  • 8KANGC,CHEN CH H.Activity-sensitive clock design for low power consumption[J].Electrical and Computer Engineering,2007,32(4):221-226.
  • 9CHEN C,KANG C,SARRAFZADEH M.ActivitySensitive Clock Tree Construction for Low Power[C].Proceedings of the 2002 International Symposium on Low Power Electronics and Design 2002:279-281.
  • 10SHEN W,CAI Y,HONG X,et al.An effective gated clock tree design based on activity and register aware placement[J].IEEE Transactions on Very Large Scale Integration (VLSI) Systems,2010,18(12):1639-1648.

引证文献2

二级引证文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部