期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

系统芯片(SOC)测试 被引量：3

System On-a-Chip (SOC) Testing
下载PDF
导出
摘要 SOC是一种比较有特点的集成电路,它不能像传统的集成电路那样进行测试.除了超过10亿位的数字通讯链路和已达千兆赫的工作速度,一个SOC可能已经包括了所有类型的逻辑电路、多种CPU、各种模拟模块和几百种不同类型的存储器.特别是它面临着测试的挑战,比如时钟域的增加、复用"黑盒"芯核或IP元件的使用,以及它们之间混合IP和匹配IP芯核的应用.它们实际上可能已经使用了不同的测试方法学.本文试图划出SOC的范畴、规范SOC测试特性、回顾SOC测试的发展,分析SOC测试方法学和SOC测试系统特性.
作者 时万春
出处 《电子测量与仪器学报》 CSCD 2004年第z1期10-15,共6页 Journal of Electronic Measurement and Instrumentation
基金 本文得到北京市重点科技项目(H021320020031)的资助
关键词 SOC 并发测试 测试方法学
分类号 TM93-55 [电气工程—电力电子与电力传动]
  • 相关文献

参考文献2

  • 1[1]Sandeep Kumar Goel Erik Jan Marinissen,"Effective and Efficient Test Architecture Design for SOCs",IEEE International Test Conference (ITC),pages 529-538,2002.
  • 2[2]L.T.Wang Maytin Fisher,"Concurrent testing races to Catch up with SOCs",Integrated Communications Design (ICD),2001.

同被引文献26

  • 1邱善勤.中国IP/SoC产业发展策略研究[J].中国集成电路,2005,14(9):35-40. 被引量：1
  • 2刘劲松,林涛.整合多IP的SOC芯片验证的挑战和思路[J].中国集成电路,2005,14(12):32-37. 被引量：3
  • 3张艳,胡桂.SOC技术在电子设计中的发展[J].安阳工学院学报,2007,6(1):21-23. 被引量：3
  • 4Chandra A, Chakrabarty K. System-on-a-chip test data compression and decompression architectures based on golomb codes [J]. IEEE Transactions on Computer-Aided Design,2001, 20(3): 113-120
  • 5Chandra A, Chakrabarty K. Combining low-power scan testing and test data compression for system-on-a-chip [C] //Proceedings of IEEE/ACM Design Automation Conference, Las Vegas,NV, 2001:166-169
  • 6Reda S, Orailoglu A. Reducing test application time through test data mutation encoding [C] //Proceedings of Design,Automation and Test Conference in Europe, Paris, 2002: 387-393
  • 7Harazaoglu I, Patel J H. Reducing test application time for full scan embedded cores [C]//Proceedings of International Symposium on Fault Tolerant Computing, Madison, Wisconsin,1999 : 260-267
  • 8Jas A, Touba N. Virtual scan chains: a means for reducing scan length in cores [C] //Proceedings of VLSI Test Symposium,Montreal, 2000:73-78
  • 9Sharma M, Patel J H, Rearick J. Test data compression and test time reduction of longest-path-per-gate tests based on illinois scan architecture [ C].//Proceedings of VLSI Test Symposium,Napa Valley, 2003:15-21
  • 10Bayraktaroglu I, Orailoglu A. Test volume and application time reduction through scan chains concealment [C] //Proceedings of Design Automation Conference, Las Vegas, 2001 : 151- 155

引证文献3

二级引证文献4

电子测量与仪器学报
2004年 第z1期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部