期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

一种新型高速采样保持电路

A New High Speed Sample and Hold Circuit
下载PDF
导出
摘要 本文提出了一种新型的基于运算放大器的开关电容采样保持电路结构.采用速度补偿解决了高速高分辨采样保持电路对放大器要求增益高和速度快之间的矛盾.具体设计了采样保持电路.用Chart 0.35μmCMOS工艺,进行HSPICE仿真,结果表明,本文设计的采样保持电路的分辨率为10位,采样速率高于70MHz/S.
作者 陈红卫 吴建辉
出处 《电子测量与仪器学报》 CSCD 2004年第z2期652-655,共4页 Journal of Electronic Measurement and Instrumentation
关键词 模数转换器 运算放大器 采样保持
分类号 TM93-55 [电气工程—电力电子与电力传动]
  • 相关文献

参考文献6

  • 1[1]Y.M.Lin, B.Kim, and P.R.Grey, A 13b 2.5MHz Self-Calibrated Pipelined A/D Converter in 3-um CMOS [J], IEEE J. Solid-State Circuits, 1991,26(4), 628-636.
  • 2[2]L.A. Singer, T.L. Brooks, A 14-bit 10-MHz Calibration-Free CMOS Pipelined A/D converter [C],Symposium on VLSI Circuits, Digest of Technical Papers, 1996, 94 -95
  • 3[3]Hui Pan, Masahiro Segami, Michael Choi, Jing Cao, and Asad A.Abidi, A 3.3-V 12-b 50-MS/S A/D Converter in 0.6-um CMOS with over 80-db SFDR [J],IEEE Journal of Solid-State Circuits, 2002, 35(12), 1769-1780..
  • 4[4]Lauri Sumanen, Mikko Waltari, Kari A.I.Halonen, A 10-bit 200-MS/S CMOS Parallel Pipeline A/D Converter[J],IEEE Journal of Solid-State Circuits, 2001, 36(7), 1048-1055.
  • 5[5]Z.Tao, M.Keramat, A 10-Bit 100-MS/s 50mw CMOS A/D Converter[J], IEEE Journal of Solid-State Circuits,2002, 37(6), 674 -683
  • 6[6]Shang-Yuan Chuang and Terry L. Sculley, A Digitally Self-Calibrating 14-bit 10-MHz CMOS Pipelined A/D Converter[J], IEEE Journal of Solid-State Circuits, 2002, 37(6), 674-683.
电子测量与仪器学报
2004年 第z2期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部