基于FPGA的CRC-5算法的实现

介绍了循环冗余校验CRC算法原理和校验规则,分析了CRC校验码的具体计算方法,并以CRC-5为例,给出了使用硬件描述语言Verilog HDL来实现CRC-5算法的流程图,在程序中实现的是串行移位计算,并以Altera公司开发的EDA工具QuartusⅡ作为编译、仿真平台,选用Cyclone系列中的EP1C6Q240C8器件,完成了CRC-5编码器的FPGA实现,其实现速度可达400MHz。