期刊文献+

基于ispLSI1032E芯片的四位乘法器

4-bit multiplier based on ispLS1032E chip
下载PDF
导出
摘要 ispLSI1032E是复杂可编程芯片CPLD的一种,是Lattice公司产品.介绍用该芯片实现四位乘法器,算法独特,运算速度快,有着其它专用芯片不可比拟的优越性.设计采用ispDesignExpert系统,利用层次化设计方法. IspLSI1032E,which is the product of Lattice company,is a member of compl ex programmable chip CPLD.This paper presenets 4-bit mul tiplier made by ISPLSI11032E with th e characteristic of unique algorthm and rapid arithmetic speed.It has su periority over other special purpose chip.The hierarchy design is accom plished by ispDesign Expert system.
出处 《沈阳工业大学学报》 EI CAS 2001年第S1期47-49,共3页 Journal of Shenyang University of Technology
关键词 在系统可编程 层次化设计 乘法器 算法 design of hierarchy mult iplier algorithm
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部