期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

时钟抖动对AD有效位数的影响 被引量：3

Impact of Clock Jitter on AD Availability Digit
下载PDF
导出
摘要 研究了高速数据采集系统中时钟抖动(clock jitter)对采样有效位数的影响,提出了一种基于离散域的分析方法,对时钟抖动带来的影响做了具体的定量分析,建立了数学模型和公式推导,并通过仿真加以验证。结果表明,时钟抖动引起的误差小于一个量化台阶(LSB)时,可以改善采样信噪比,若引起的误差大于一个量化台阶(LSB)时,就会使有效位数降低,有效位数下降的值与输入信号频率、量化位数、量化区间直接相关。 The paper analyzes the impact of clock jitter on AD availability digit. A discrete-time analysis method is deduced. The mathematics model is derived for quantitative analysis. The simulation result indicates that the clock jitter improves the SNR on small bound but worsen the SNR if clock jitter overstep the bound.
作者 杨文波 陈祝明 朱晓章
机构地区 电子科技大学电子工程学院
出处 《电子科技大学学报》 EI CAS CSCD 北大核心 2008年第S1期1-4,共4页 Journal of University of Electronic Science and Technology of China
基金 部级预研基金
关键词 时钟抖动 高斯分布 噪声量化 信噪比 clock jitter gauss distributing quantization noise SNR
分类号 TP274.2 [自动化与计算机技术—检测技术与自动化装置]
  • 相关文献

参考文献3

二级参考文献18

  • 1杨小军,陈曦,张庆民.时钟抖动对ADC变换性能影响的仿真与研究[J].中国科学技术大学学报,2005,35(1):66-73. 被引量：14
  • 2张俊杰,武杰,刘尉悦,乔崇,王砚方.高速交替/并行数据采集系统时钟研究[J].中国科学技术大学学报,2006,36(3):281-284. 被引量：11
  • 3Tusi J. Digital techniques for wideband receivers[M]. Boston:Artech House, 1995.
  • 4Da Dalt N,Harteneck M,et a1.On the jitter requirements of the sampling clock for aim—og-to-digiital converters[J].IEEE Transactions On Circuits and Systems I:Fundamental Theory and Applications,2002,49(9):1 354—1 360.
  • 5John G Proakis.Digital Communications,4th ed [M].北京:电子工业出版社,2003,62—66.
  • 6Hajhniri A,Limotyrakis S,Lee T H.Jitter and phase noise in dng oscillators[J].IEEE J Solid-state Circuits,1999,34(6):790-804.
  • 7Razavi B.A study of phase noise in CMOS oscillators[J].IEEE J Solid Circuits,1996,31(3):331-343.
  • 8Shinagawa M Akazawa,et a1.Jitter analysis of high-speed sampling systerns[J].IEEE J Solid-state Circuits,1990,25(1):220-224.
  • 9Zanchi A,Bonfanti A,Levantino S,et al.General SSCR vs.cycle-to-cycle jitter relationship with application to the phase noise in PLL[C]∥2001 Southwest Symposium on Mixed-Signal Design.IEEE Press,2001.
  • 10ZHANG Jun-jie,QIAO Chong,LIU Wei-yue,et al.Clock jitter study of high speed data acquisition system[J].Journal of University of Science and Technology of China,2005,35(2):227-231.张俊杰,乔崇,刘尉悦,等.高速数据采集系统时钟抖动的研究[J].中国科学技术大学学报,2005,35(2):227-231.

共引文献25

同被引文献22

  • 1张俊杰,乔崇,刘尉悦,王砚方.高速数据采集系统时钟抖动研究[J].中国科学技术大学学报,2005,35(2):227-231. 被引量：10
  • 2李辉,方天翔,姜俊.软件无线电在雷达信号处理中的应用[J].战术导弹技术,2006(1):92-96. 被引量：2
  • 3吴义华,宋克柱,何正淼.时钟抖动测量方法[J].数据采集与处理,2006,21(1):99-102. 被引量：9
  • 4Cherubal S,Chatterjee A.A high-resolution jitter measure-ment technique using ADC sampling[C] ∥Proceedings of Internatio-nal test conference.2001:838-847.
  • 5Chen P,Liu S I.A cyclic CMOS time-to-digital converter with deep sub-nanosecond resolution[C] ∥Proc.of IEEE Custom Integrated Circuits.1999:605-608.
  • 6Cai Y,Laquai B,Luchman K.Jitter testing for gigabit serial communication transceivers[J].IEEE Design & Test of Computers,2002,19:66-74.
  • 7Zanchi A,Papantonopoulos I,Tsay F.Measurement and SPICE prediction of sub-picosecond clock jitter in A/D converters[C] ∥Proceedings of the International Symposium on Circuits and Systems.2003:57-560.
  • 8Zanchi A,Bonfanti A,Levantino S,et al.Cycle-to-cycle jitter relationship with application to the phase noise in PLL[C] ∥Proc.of the Southwest Symposium on Mixed-Signal Design.2001:32-37.
  • 9Yamaguchi T J,Soma M,Ishida M,et al.Extraction of instantaneous and RMS sinusoidal jitter using an analytic signal method[J].IEEE transactions on circuits and systems II:analog and digital signal processing,2003,50(6):288-298.
  • 10Hahn S L.Hilbert transforms in signal processing[M].Boston:Artech House,1996.

引证文献3

二级引证文献3

电子科技大学学报
2008年 第S1期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部