摘要
本文对时序电路故障模拟的一些加速技术进行了探讨 ,提出并实现了一个功能块级的基于测试码并行的同步时序电路故障模拟方法 ,对部分ISCAS89Benchmark电路的模拟结果表明 ,该故障模拟方法有较好的性能。
Applying some speed up techniques in fault simulation of combinational circuits to sequential circuits,the paper presents and implements a parallel test pattern based fault simulation method for the synchronous sequential circuit.Experimental results on some circuits of ISCAS89 Benchmark reveal that the fault simulation method has good performance.
出处
《信息工程大学学报》
2000年第3期1-5,共5页
Journal of Information Engineering University
基金
国家自然科学基金资助项目 !( 69773 0 3 5 )
关键词
故障模拟
测试码并行
单故障传播
反向追踪
无扇出区域
fault simulation
test pattern parallelism
single fault propagation
reverse trace
fanout free region
