期刊文献+

基于ADSP21160的高速并行信号处理板的设计

Design of the High Speed Parallel Signal Processing Board Based on ADSP21160
下载PDF
导出
摘要 介绍利用4片ADSP21160处理器设计的雷达高速并行信号处理板。整板的峰值运算能力达2400MFLOPS,处理板间可以通过链接口及VME总线接口进行通信,板间数据吞吐量达1280Mbytes/s,基于该信号处理板易于构成完整的高性能并行信号处理系统。该板运用高速电路设计方法来设计电路,进行信号完整性分析和仿真,保证了设计的质量。
出处 《职大学报》 2006年第2期27-28,共2页 Journal of the Staff and Worker’s University
  • 相关文献

参考文献2

  • 1[1]ADSP-21160 SHARC DSP Hardware Reference.Second Edition.Analog Device Inc.,2002
  • 2[3]Howard Johnson,Martin Graham.High-Speed Digital Design:A Handbook of Black Magic.Prentice Hall PTR,1993

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部