基于SOPC的被动型氢原子钟的频率合成系统设计

上海天文台时间频率研究室在原有被动型氢原子钟的研制基础上,开展星载被动型氢原子钟的研制。通过FPGA(field-programmable gate array)数字电路实现芯片直接数字频率合成器fdirect digital synthesis,DDS)器件功能,利用Altera公司的FPGA器件Cyclone及SOPC(system on programmable chip)设计原理,在AD9854芯片功能的基础上,实现了被动型氢原子钟的频率合成系统设计。实验结果满足被动型氢钟的参数要求,为被动型氢原子钟的星载应用提出了可行性方案。