期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

三维片上网络测试的时间优化方法 被引量：4

Optimization of the Test Time on Three-Dimensional NoC
下载PDF
导出
摘要 三维集成电路具有比传统的平面集成电路更高的性能.在三维集成电路上进行有效的测试架构设计和优化技术可以减少集成电路的测试代价.提出了一种三维片上网络测试的时间优化解决方案.首先根据封装前的IP核测试时间,为各层芯片选择合适的IP核,使得每层芯片上的IP核总的测试时间最接近;再利用整数线性规划和随机舍入的方法,在总的数据位宽限制下,再次为每层芯片分配合适的TAM数据线宽度,进一步减小各层芯片上IP核的测试时间.在ITC02标准下得到的实验结果可以看出,3DNoC的测试时间与2DNoC的测试时间相比有了大幅度的降低. 三维集成电路具有比传统的平面集成电路更高的性能.在三维集成电路上进行有效的测试架构设计和优化技术可以减少集成电路的测试代价.提出了一种三维片上网络测试的时间优化解决方案.首先根据封装前的IP核测试时间,为各层芯片选择合适的IP核,使得每层芯片上的IP核总的测试时间最接近;再利用整数线性规划和随机舍入的方法,在总的数据位宽限制下,再次为每层芯片分配合适的TAM数据线宽度,进一步减小各层芯片上IP核的测试时间.在ITC02标准下得到的实验结果可以看出,3DNoC的测试时间与2DNoC的测试时间相比有了大幅度的降低.
作者 欧阳一鸣 刘蓓 齐芸
机构地区 合肥工业大学计算机与信息学院
出处 《计算机研究与发展》 EI CSCD 北大核心 2010年第S1期332-336,共5页 Journal of Computer Research and Development
基金 国家自然科学基金项目(60876028) 国家自然科学基金重点项目(60633060) 安徽省自然科学基金项目(090412034) 安徽高校省级自然科学研究重点项目(KJ2010A269)
关键词 三维片上系统 测试时间 IP核布局设计 位宽分配 3D NoC testing time IP cores layout bit-width allocation
分类号 TP3 [自动化与计算机技术—计算机科学与技术]
  • 相关文献

参考文献4

  • 1封国强,蔡坚,王水弟.硅通孔互连技术的开发与应用[J].电子与封装,2006,6(11):15-18. 被引量：8
  • 2Shamshiri S,Cheng Kwang-Ting.Yield and cost analysis ofa reliable NoC[].Proc of the th IEEE VLSITest Symp.2009
  • 3Wu Xiaoxia,Chen Yibo,et al.Test-access mechanismoptimization for core-based three-dimensional SOCs computerdesign[].IEEE Int Conf ICCD.2008
  • 4Xiangyu Dong,Yuan Xie.System-Level Cost Analysis and Design Exploration for Three-Dimensional[]..2009

共引文献7

同被引文献61

  • 1刘有耀,韩俊刚.超立方体双环互连网络及路由算法[J].计算机应用研究,2009,26(3):997-1000. 被引量：4
  • 2李德毅,刘常昱,杜鹢,韩旭.不确定性人工智能[J].软件学报,2004,15(11):1583-1594. 被引量：400
  • 3郝东,蒋昌俊,林琳.基于Petri网与GA算法的FMS调度优化[J].计算机学报,2005,28(2):201-208. 被引量：27
  • 4封国强,蔡坚,王水弟.硅通孔互连技术的开发与应用[J].电子与封装,2006,6(11):15-18. 被引量：8
  • 5许川佩,王征,李智.基于量子进化算法的SoC测试结构优化[J].仪器仪表学报,2007,28(10):1792-1799. 被引量：4
  • 6Topol A W, et al. Three-dimensional integrated circuits [J]. IBM J. Research and Development, 2006, 50.
  • 7Rahmani A M, et al. , Research and practices on 3D networks-on -chip Architectures [A]. Proc. of Norchip [C]. 2010:1-6.
  • 8Fccro B S, Pande P P. Networks-on-chip in a three-dimension- al environment: a performance evaluation [J]. IEEE Trans. on Computers, 2009, 58 (1): 32-45.
  • 9Cota E, Carro L, Wagner F, et al. Power-aware NoC reuse on the testing of core-based systems [A]. Proceedings of Interna- tional Test Conference [C]. Charlotte, NC, USA, 2003:612 - 621.
  • 10Xiang D, Liu G, Chakrabarty K, et al. Thermal-aware test scheduling for NOC-based 3D integrated circuits [A]. 2013 IF- IP/IEEE 21st International Conference on Very Large Scale Inte- gration (VLSI-SoC) [C]. 2013: 96- 101.

引证文献4

二级引证文献38

计算机研究与发展
2010年 第S1期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部