期刊文献+

一种多发射DSP的数据相关控制 被引量:1

The Control Mechanism of Data Dependencies for a Multi-issued DSP
下载PDF
导出
摘要 超标量技术的应用,使DSP设计中的数据相关控制变得尤为重要。介绍并实现了一种多发射DSP的数据相关控制机制。在指令的译码和执行周期进行寄存器地址指针比较,根据比较器的结果及指针有效信号检测指令间的数据相关,再通过结果前推与寄存器冒险控制相结合的方式来消除数据依赖,减少流水线的停顿,提高处理器的性能。 超标量技术的应用,使DSP设计中的数据相关控制变得尤为重要。介绍并实现了一种多发射DSP的数据相关控制机制。在指令的译码和执行周期进行寄存器地址指针比较,根据比较器的结果及指针有效信号检测指令间的数据相关,再通过结果前推与寄存器冒险控制相结合的方式来消除数据依赖,减少流水线的停顿,提高处理器的性能。
出处 《微型电脑应用》 2011年第11期56-58,64+70,共5页 Microcomputer Applications
基金 "核高基"重大专项基金资助项目(2009ZX01034-001-002-003)
关键词 数据相关 寄存器冒险 前推控制 Data Dependence Register Hazard Forwarding Control
  • 相关文献

参考文献6

二级参考文献23

  • 1余巧艳,刘鹏.一种面向DSP深度压缩指令的数据竞争检测方法[J].浙江大学学报(工学版),2005,39(10):1501-1506. 被引量:1
  • 2Chen Xiaoyi Yao Qingdong Liu Peng.DATA BYPASSING ARCHITECTURE AND CIRCUIT DESIGN FOR 32-BIT DIGITAL SIGNAL PROCESSOR[J].Journal of Electronics(China),2005,22(6):640-649. 被引量:2
  • 3胡伟武,张福新,李祖松.龙芯2号处理器设计和性能分析[J].计算机研究与发展,2006,43(6):959-966. 被引量:37
  • 4Lu Jia-jing,Zhou Xiao-fang,and Wang Jun-yu.A novel dynamic scheduling algorithm of data hazard for embedded processor[C].Proceedings of the 7th IEEE International Conference on ASIC.Shanghai,China,IEEE,2007:28-31.
  • 5Chang Meng-chou and Shiau Da-sen.Design of an asynchronous pipelined processor[C].International Conference on Communications Circuits and Systems.Seoul,Korea,IEEE,2008:1093-1096.
  • 6Shrivastava A,Earlie E,and Dutt N D,et al..Retargetable pipeline hazard detection for partially bypassed processors[J].IEEE Transactions on Very Large Scale Integration Systems,2006,14(8):791-801.
  • 7MIPS Technology.MIPS32 74K Processor Core Family Software User's Manual.2008.12.
  • 8Shailender C,Robert C,and Magnus E,et al..Simultaneous speculative threading:a novel pipeline architecture implemented in SUN's ROCK processor[C].The 36th International Symposium on Computer Architecture.Austin,USA,IEEE,2009:484-495.
  • 9Iqbal M A and Awan U S.Run-time reconfigurable instruction set processor design:RT-RISP[C].The 2nd International Conference on Computer Control and Communication.Karachi,Pakistan,IEEE,2009:1-6.
  • 10Jason C,Han Guo-ling,and Zhang Zhi-ru.Architecture and compiler optimizations for data bandwidth improvement in configurable processors[J].IEEE Transactions on Very Large Scale Integration Systems,2006,14(9):986-997.

共引文献4

同被引文献13

  • 1Hennessy J L, Patterson D A. Computer architecture - a quan- titative approach [ M ]. 4th ed. San Francisco : Morgan Kauf-mann Publishers ,2007.
  • 2张晨曦.计算机系统结构[M].第4版.北京:高等教育出版社,2006.
  • 3Sherwood T, Perelman E, Hamedy G, et al. Discovering and exploiting program phases [ J ]. IEEE Micro,2003,23 ( 6 ) : 84- 93.
  • 4Ho C Y, Chng K F, Yau C H, et al. A study of dynamic branch predictors : counter versus perceptron [ C ]//Proc of the inter- national conference on information technology. [ s. 1. ] : [ s. n. ] ,2007:528-563.
  • 5Jimenez D A, Lin C. Dynamic branch prediction with percep- tron[ C]//Proc of the 7th international symposium on high performance computer architecture. [ s. 1. ] : [ s. n. ], 2001 : 197-206.
  • 6Johnsonhaugh R, Schaefer M. Algorithms [ M ]. Beijing: Tsing- hua University Press,2007 : 195-197.
  • 7Pan Y, Mitra T. Characterizing embedded applications for in- struction-set extensible processors [ C ]//Proc of the 2004 in- ternational conference on compliers. [ s. 1. ] :ACM, 2004:67- 78.
  • 8赖兆磬,潘明,许勇,张辉.嵌入式五级流水线CPU核的设计与实现[J].微计算机信息,2008,24(29):32-34. 被引量:1
  • 9潘琢金,郑彩平,杨华.流水线前端资源分配及其性能影响研究[J].计算机工程,2010,36(14):275-277. 被引量:2
  • 10薛杨.流水线技术性能评价与最佳段数选择[J].吉林省教育学院学报,2011,27(10):141-144. 被引量:1

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部