基于多核可配置DSP实现的H.264解码器

Design of H.264 Decoder Based on Configurable DSPs

首先介绍了一款具有三核可配置处理器的DSP子系统的架构。3个处理器的结构及运算单元都可单独配置,因此可以更加有针对性、协调地工作。深入研究H.264视频编码标准,制定出解码流程,使DSP子系统中的3个处理器能够以流水线方式解码,从而达到最大的解码速度。

In this paper,we introduce a DSP subsystem firstly,which has three configurable processors.After going deep in H.264 standard,we set a decoding plan that makes 3 processors can work in pipeline,which can decode video stream in a maximum speed.