期刊文献+

分析时序逻辑电路的快捷方法

下载PDF
导出
摘要 分析时序电路在写出状态方程组之后,过去采用代入法列出状态表,对于有m个状态量的电路,有m×2~m个方程式待代入计算,而且“0”与“1”两个数码重复出现是枯燥的,易出现疲劳错漏,且难以校核.另外,所列的状态表往往按二进制排列,翻译成状态图或时序图查阅亦费力.
作者 周润文
出处 《电气电子教学学报》 1991年第4期26-31,共6页 Journal of Electrical and Electronic Education
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部