期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
主流ASIC设计流程
下载PDF
职称材料
导出
摘要
本文介绍目前流行的深亚微米主流ASIC设计流程.设计方法及相关流行的EDA工具轶件,着重讨论超大规模深亚微米ASIC设计过程中相关的仿真接术(Simulation)。逻辑综合(Logic Synthesis),静态对序(Static Timing)分析和自动测试(Auto Test)技术。
作者
史江一
马晓华
郝跃
机构地区
西安电子科技大学微电子所
出处
《电子产品与技术》
2004年第3期61-63,共3页
关键词
ASIC
设计流程
仿真接术
逻辑综合
静态对序
自动测试
EDA工具轶件
分类号
TN492 [电子电信—微电子学与固体电子学]
引文网络
相关文献
节点文献
二级参考文献
0
参考文献
0
共引文献
0
同被引文献
0
引证文献
0
二级引证文献
0
1
Yinshui Xia Fei Sun Keyi Mao.
A detection method for logic functions suitable for dual-logic synthesis[J]
.Progress in Natural Science:Materials International,2009,19(10):1311-1315.
被引量:7
2
计算技术与计算机科学[J]
.电子科技文摘,2000(1):108-109.
3
运算器与逻辑部件[J]
.电子科技文摘,2002,0(6):118-119.
4
ZHANGLei.
Using Local Information of BDD in Bollean Matching[J]
.Chinese Journal of Electronics,2003,12(1):53-56.
电子产品与技术
2004年 第3期
职称评审材料打包下载
相关作者
内容加载中请稍等...
相关机构
内容加载中请稍等...
相关主题
内容加载中请稍等...
浏览历史
内容加载中请稍等...
;
用户登录
登录
IP登录
使用帮助
返回顶部