期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

芯片级布图规划中的缓冲器规划算法

原文传递
导出
摘要 文中对纳米技术下, 互连驱动的芯片级布图规划问题中的缓冲器规划问题进行了研究, 提出了基于空白区重分布(redistribution)的缓冲器规划算法; 布局中的空白区是指在布局中不被任何电路模块占用的闲置区域; 该算法充分利用布局中的空白区插入缓冲器. 在基于拓扑的布图规划表示中, 可以把电路模块和空白区相关联, 在相应区域内移动一些电路模块就可以达到重分布空白区的目的. 在进行空白区重分布的过程中, 给定布局的总面积和拓扑结构将维持不变. 通过重分布布局中的空白区, 可以增加满足时延约束的线网数目; 实验证实, 满足时延约束的线网数的增长率平均达到9%.
作者 陈松 洪先龙 董社勤 马昱春 蔡懿慈 Chung-Kuan Cheng 顾钧
机构地区 清华大学计算机科学与技术系 University of California 香港科技大学计算机科学与技术系
出处 《中国科学（E辑）》 CSCD 北大核心 2004年第8期869-881,共13页 Science in China(Series E)
基金 国家自然科学基金(批准号: 90307005) 国家自然科学基金委员会与香港研究资助局联合资助项目(批 准号: 60218004) 国家自然科学基金国际合作项目(批准号: 60121120706) 美国国家自然科学基金项 目(CCR-0096383)"八六三"国家高技术研究发展计划(2002AA1Z1460)资
关键词 缓冲器规划 空白区 重分布 布图规划 VLSI 角模块序列 独立可行区域 超大规模集成电路
分类号 TN402 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献20

  • 1[1]Cong J, He L, Koh C K, et al. Performance optimization of VLSI interconnect layout. Integration, the VLSI Journal, vol. 21, Nov. 1996, 1～94
  • 2[2]Cong J. Challenges and opportunities for design innovations in nanometer technologies. Frontiers in Semiconductor Research: A collection of SRC Working Papers, Semiconductor Research Corporation,http:∥www.src.org/prg_mgmt/frontier. dgw, 1997
  • 3[3]Cong J, Kong T, Pan D Z. Buffer block planning for interconnect-driven floorplanning. in: Proc Int Conf on Computer Aided Design, Nov. 1999, 358～363
  • 4[4]Cong J, Kong T, Pan D Z. Buffer block planning for interconnect planning and prediction. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, Volume: 9 Issue: 6, Dec. 2001, 929～937
  • 5[5]Sarkar P, Koh C K. Routability-driven repeater block planning for interconnect-centric floorplanning. Intl Symp Physical Design, 2000, 186～191
  • 6[6]Sarkar P, Koh C K. Routability-driven repeater block planning for interconnect-centric floorplanning.Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, Volume: 20 Issue: 5,May 2001, 660～671
  • 7[7]Tang X, Wong D F. Planning buffer locations by network flows. Intl Symp Physical Design, 2000, 180～185
  • 8[8]Tang X, Wong D F. Network flow based buffer planning. Integration, the VLSI Journal, Vol 30, issue 2,October 2001, 143～155
  • 9[9]Dragan F F, Kahng A B, Mandoiu I, et al. Provably good global buffering using an available buffer block plan. IEEE/ACM ICCAD, 2000, 104～109
  • 10[10]Dragan F F, Kahng A B, Mandoiu I, et al. Provably good global buffering by multiterminal multicommodity flow approximation. ASP-DAC, 2001, 120～125
中国科学（E辑）
2004年 第8期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部