期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

一种新型异步数据通路性能分析方法 被引量：2

A Performance Analysis Method of Asynchronous Data-path
下载PDF
导出
摘要 介绍了一种新型的异步数据通路性能分析方法。这种方法在进行性能分析时基于多延迟模型、SPICE和逻辑仿真 ,可以作为异步数据通路设计和分析的一种有效工具。为了进一步的阐述和验证这种分析方法 ,文中举例分析了 4比特和 8比特异步比较器。 A novel method of asynchronous data-path performance analysis is described. This method is based on multi-delay modeling, SPICE and logic simulation. It provides an effective tool to design and analysis asynchronous data-path. According to the proposed procedure, the performance of an asynchronous 4-bit and 8-bit comparator is analyzed.
作者 赵冰 黑勇 仇玉林
机构地区 中国科学院微电子研究所
出处 《固体电子学研究与进展》 CAS CSCD 北大核心 2004年第3期327-330,共4页 Research & Progress of SSE
基金 国家自然科学基金资助项目 ( No.6 0 0 76 0 1 7 90 30 70 0 4)
关键词 异步集成电路 异步数据通路 响应时间 异步比较器 asynchronous circuits asynchronous data-path response time asynchronous comparator
分类号 TN4 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献7

  • 1[1]Van Berkel C H, Josephs M B, Nowick S M. Application of asynchronous circuits. Proc of IEEE, 1999;87(2):223～233
  • 2[2]Kinniment D J. An evaluation of asynchronous addition. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, 1996;4(1):137～140
  • 3[3]Kinniment D. Asynchronous design methods. The Teaching of Digital Systems (Digest No. 1998/409), IEE Colloquium on, 1998:2/1～2/4
  • 4[4]Ebergen J, Berks R. Response-time properties of linear asynchronous pipelines. Proc of IEEE, 1999;87(2):308～318
  • 5[5]Burns S M. Performance Analysis and Optimization of Asynchronous Circuits, Ph. D. Thesis, California Institute of Technology, Pasadena, USA, 1991
  • 6[6]Hei Y, Qiu Y L. A performance analysis method of asynchronous data-path. Proc of ASICON 2001, Shanghai: IEEE Press, 2001:71～74
  • 7[7]Zhao B, Hei Y, Qiu Y L. An asynchronous add-compare-select design in CMOS VLSI. Proc of ASICON 2003, Beijing: IEEE Press, 2003:1 277～1 280

同被引文献11

  • 1赵冰,仇玉林,黑勇.异步集成电路标准单元的设计与实现[J].电子器件,2005,28(2):346-348. 被引量：3
  • 2吴艳,罗岚.基于修正ANT逻辑高速树形32 BitCarry Lookahead加法器[J].电子器件,2006,29(2):553-556. 被引量：1
  • 3Kinniment D J. An evaluation of asynchronous addition [J]. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, Mar. 1996,4(1): 137-140.
  • 4Kinniment D. Asynchronous design methods[C]. In: The Teaching of Digital Systems (Digest No. 1998/409), IEE Colloquium on, 18 May. 1998:2/1-2/4.
  • 5Meng T H. Synchronization design for digital system [M]. Boston/Dordreeht/London: Kluwer Academic Publisher, 1991.
  • 6Garside J D. A CMOS VLSI implementation of an asynchronous ALU[C]. In: Proceedings of the IFIP conference on Asynchronous Design Methodologies, Manchester, UK, 1993, 28: 181-207.
  • 7Kinniment D J, Garside J D, Gao B. A Comparison of power consumption in some CMOS adder circuits[C]. Proceedings of power and timing modeling, optimization and simulation (PATMOS), 1995: 119-132.
  • 8Ebergen J, Berks R. Response-Time Properties of Linear Asynchronous Pipelines[J]. Proceedings of IEEE, Feb. 1999,87(2): 308～318.
  • 9徐丽.32位高速加法器设计[D]沈阳工业大学.
  • 10Bedrij,O. J.Carry-Select Adder. Electronic Computers, IRE Transactions on . 1962

引证文献2

二级引证文献3

固体电子学研究与进展
2004年 第3期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部