摘要
介绍以中规模集成计数器为核心,结合中规模集成组合逻辑器件及少量门电路进行时序逻辑电路设计的方法。
This paper introduces one way to design scheduling logic circuit w ith medium-scale integrated counter at the core and based on MSI.
出处
《重庆工业高等专科学校学报》
2004年第5期23-25,共3页
Journal of Chongqing Polytechnic College