期刊文献+

高压集成电路中高压功率MOSFET的设计

The Design of High Voltage Power MOSFET Device for HVIC
下载PDF
导出
摘要 本文提出了一种BCD工艺下实现的高耐压LDPMOS和VDNMOS功率器件互补结构,其优点是高低压兼容性好、耐压高、易集成。MEDICI模拟结果表明击穿电压可达200V,可应用于PDP高压驱动等高压集成电路。 A new structure of high voltage device (Lateral P-channel and Vertical N-channel MOSFET) is presented. A typical BCD process is used to implement this device. The advantage of the device is its good compatibility between high and low voltage and easy integration. Also, The breakdown voltage is approximately 200V from MEIDCI simulation. It can be implied in plasma display panel (PDP) scan driver IC etc.
出处 《电子质量》 2004年第7期68-69,共2页 Electronics Quality
关键词 高压集成电路 MOSFET BCD VDNMOS LDPMOS BCD LDPMOS VDNMOS MEDICI
  • 相关文献

参考文献2

共引文献9

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部