CMOS集成电路的抗辐射设计被引量：6

下载PDF

导出

摘要随着商业微电子器件抗辐射能力的提高，使得对专用集成电路(ASIC)从设计上进行抗辐射加固成为可能。本文介绍了CMOS器件的抗电离辐射的主要加同设计方法，认为在商业工艺上可以获得低成本的中等复杂程度和耐辐射能力的专用集成电路(ASIC)。

作者张小平雷天民杨松陈仁生

机构地区西安理工大学辽宁大学西安微电子技术研究所

出处《微电子学与计算机》 CSCD 北大核心 2003年第B12期68-70,共3页 Microelectronics & Computer

关键词 CMOS 集成电路抗辐射设计微电子器件专用集成电路总剂量效应单粒子效应双环保护结构

参考文献5

1David G, Mavis and D. R. Alexander, ″Employing radiation hardness by design techniques with commercial integrated circuit processes,″ IEEE Trans. Nuclear Science, 1997.
2G. Anelli, M. Campbell, M. Ddelmastro, F. Faccio, S.Florian, A. Giraldo, E. heijne, P. Jarron, K. Kloukiai, A.Marchioro, P. Moreira, W. Snoeys, ″Radiation tolerant VLSI circuits in standard deep sub-micron CMOS technologies for the LHC experiments: practical design aspects,″ IEEE Trans. Nuclear Science, Vol.46, No.6, Dec., 1999.
3R. C. Lacoe, J. V. Osbom, D. C. Mayer, S. C. Witczak, S.Brown, R. Robertson, ″Total-dose tolerance of a chartered semiconductor 0.35-μm CMOS process,″ IEEE Trans.Nuclear Science, 1999.
4R. C. Lacoe, J. V. Osborn, R. Koga, S. Brown, D. C. Mayer,″Application of hardness-by-design methodology to radiation-tolerant ASIC technologies,″ IEEE Trans. Nuclear Science, Vol.47, No.6, Dec., 2000.
5T. Calin, M. Nicolaidis, and R. Velazco, ″Upset Hardened Memory Design for Submicron CMOS technology,″ IEEE Trans. Nuclear Science, Vol. 43, No. 6, Dec. 1996.

1冯彦君,华更新,刘淑芬.航天电子抗辐射研究综述[J].宇航学报,2007,28(5):1071-1080. 被引量：69
2万曼.FPGA在成像电路中的应用[C].中国空间技术研究院第二有效载荷专业组学术交流会论集.北京:北京空间机电研究所,2005.
3OSBORN J V.Total dose hardness of three commercial CMOS microelectronics foundries[J].IEEE Trans Nucl Sci,1998,45(6):1458-1463.
4HUGHES H L,BENEDETTO J M.Radiation effects and hardening of MOS technology,devices and circuits[J].IEEE Trans Nucl Sci,2003,50(3):500-521.
5Xilinx. Virtex-II Platform FPGA User Guide[EB/OL]//www.xilinx.eom.
6NSREC Short Course, 2007 [EB/OL]//www.xilinx.com~.
7"Virtex II Static Characterization"Xilinx Single-Event Effects Consortium[EB/OL]Http ://parts/docs/swift/Virtex2_0104.pdf, 2004.
8Dong PAN, Harry. W. LI, Bogdan. M. WILAMOWSKI, A Radiation-hard Phase-Locked Loop[C]//Proceedings of IEEE ternational Symposium on Industrial Electronics, 2003, 2:901-906.
9羹赢:娟,许仲德.CMOS集成电路抗学粒子加围技术[C]//第九届全国抗辐射电子学与电磁脉冲学术年会论文集,2007:194-197.
10江军,饼昕,赵璐,等.一种抗辐射加同隔离反馈发生器的研制[c]//第十届全国抗辐射电子学与电磁脉冲学术年会论文集.2009:35-40.

1陈江璋.基于SRAM的FPGA抗SEU加固技术分析研究[J].价值工程,2012,31(33):105-106. 被引量：2
2魏晓敏,高德远,魏廷存,陈楠.电离总剂量辐射加固SRAM设计[J].微电子学,2013,43(1):76-80.
3陈刚,高博,龚敏.设计和表征一个65nm抗辐射标准单元库[J].电子与封装,2013,13(6):13-17. 被引量：1
4范家熠.基于SOI的微电子器件抗辐射加固技术[J].信息记录材料,2018,19(12):65-66.
5朱贾峰,毛佳佳,徐文波,方科挺,项世珍.空间站环境COTS器件容错技术综述[J].载人航天,2015,21(4):373-381. 被引量：2
6赵元富,刘丽艳,刘晓会,晋孝峰,李想.Radiation effects on scientific CMOS image sensor[J].Journal of Semiconductors,2015,36(11):53-57. 被引量：2
7何涛,相里斌,杨根庆,李志强,曹金,蔡志鸣,周依林.基于SRAM型FPGA单粒子效应综合防护技术[J].飞行器测控学报,2015,34(5):438-443. 被引量：1
8申志辉,罗木昌,叶嗣荣,樊鹏,周勋.日盲紫外焦平面探测器的抗辐射加固设计[J].半导体光电,2019,40(2):157-160. 被引量：2
9王豪,程利甫,刘博,刘攀.一种高可靠宇航控制器设计及可靠性评估[J].计算机测量与控制,2016,24(6):298-301. 被引量：1
10谢妮慧,王淳,何海燕.抗辐射MRAM的外部程序存储器设计[J].单片机与嵌入式系统应用,2017,17(4):46-50. 被引量：1

微电子学与计算机

2003年第B12期

内容加载中请稍等...