期刊文献+

富士通与Cadence携手共创先进的片上系统(SoC)设计环境——在0.13微米及其以下工艺实现大规模芯片更快的设计周期

下载PDF
导出
出处 《电子与电脑》 2004年第9期149-149,共1页 Compotech
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部