可复用SPI模块IP核的设计与验证

Design and Verification of IP Core of Reusable SPI Module

SoC 是超大规模集成电路的发展趋势和新世纪集成电路的主流[1]。其复杂性以及快速完成设计、降低成本等要求,决定了系统级芯片的设计必须采用 IP(Intellectual Property) 复用的方法。本文介绍以可复用 IP 设计方法,设计串行外设接口 SPI(Serial Peripheral Interface) 模块 IP 核的思路,用 Verilog 语言实现,并经 FPGA 验证,通过 TSMC(台湾集成电路制造公司)的 0.25 μm工艺生产线流水实现, 完成预期功能。