期刊文献+

基于FPGA的HDLC转E1传输控制器的实现

下载PDF
导出
摘要 本文介绍了一种用FPGA实现的HDLC转E1的协议控制器,能实现将速率为N×64Kbps(N=1~124)的HDLC数据分接至M路(M=1~4)E1信道中传输,并允许各路E1的最大时延为64ms.讨论了E1帧结构设计和系统的FPGA实现方法.
机构地区 中国矿业大学
出处 《电子设计应用》 2004年第11期79-80,共2页 Electronic Design & Application World
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部