低成本VLSI时延测试策略的探讨

下载PDF

导出

摘要本文针对VLSI的时延测试进行了研究和讨论。介绍了几种实现时延测试的方法,并提出了一种低成本实现时延测试的策略。在实际应用中取得了良好效果。

作者代建玮夏宇闻杨振

机构地区北京航空航天大学电子信息工程学院湖南大学应用物理系

出处《中国集成电路》 2004年第9期57-60,共4页 China lntegrated Circuit

关键词时延测试 VLSI 低成本策略实际

参考文献5

1[1]R.Wilson.Delay-Fault Testing Mandatory,Author Claims.EE Design,4 Dec 2002
2[2]J.A.Waicukauski,E.Lindbloom,B.Rosen and V.Iyengar.Transition fault simulation by parallel pattern single fault propagation.Proc.1986 IEEE Int.Test Conf.,Sept.1986,pp.542-549
3[3]G.LSmith,Model for delay faults based upon path.Proc.2000 IEEE Int.Test Conf.,Oct.2000,p.1122
4[4]J.Rajski et al.Embedded Deterministic Test for Low Cost Manufacturing Test.Proc.Int'l Test Conf.(ITC02),IEEE Press,2002,pp.301-310
5[5]X.lin et al.On Static Test Compaction and Test Pattern Ordering for Scan Design.Proc.Int'l Test Conf.(ITC01),IEEE Press,2001,pp.1088-1097

中国集成电路

2004年第9期

内容加载中请稍等...