期刊文献+

32位高速复合加法器设计 被引量:2

Design a High-speed Hybrid 32-bit Binary Adder
下载PDF
导出
摘要 介绍了一种利用Brent Kung法和进位选择法设计的高速复合加法器 ,该加法器具有高速、面积小的特点。利用Brent Kung法设计的加法器克服了扇入、扇出问题 ,具有速度快的特点 ,但是存在占用面积大、连线多的缺点。进位选择法是对运算数提前做两种情况的运算 ,再通过低位的进位信号来选择正确的运算结果 ,用这种方法设计的加法器存在扇出问题 ,并且不适合用来设计运算位数较多的加法器。文中设计的加法器利用了Brent Kung法和进位选择法的各自优点。
出处 《电子工程师》 2004年第11期22-23,36,共3页 Electronic Engineer
  • 相关文献

参考文献5

  • 1Farooqui A A, Oklobdzija V G, Chechrazi F. Multiplexer Based Adder for Media Signal Processing. In: proceedings of 1999 International Symposium on VLSI Technology, Systems,and Applications. Piscataway ( NJ ): IEEE Service Center,1999. 100 ~ 103
  • 2Xing S, Yu W W H. FPGA Adders: Performance Evaluation and Optimal Design. IEEE Design & Test of Computers,1998, 15(1): 24 -29
  • 3Perri S, Corsonello P, Cocorullo G. A High-speed Energy-efficient 6 4 - bit Reconfigurable Binary Adder . IEEE Trans on Very Large Scale Integration ( VLSI ) Systems, 2003,11 (5):939 - 943
  • 4BabaeyJM.数字集成电路,设计透视[M].北京:清华大学出版社,..
  • 5Upper Saddle Rever(NJ):Prentice-Hall,2002

同被引文献7

引证文献2

二级引证文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部