期刊文献+

基于高速串行BCD码除法的数字频率计的设计 被引量:4

下载PDF
导出
摘要 介绍了在FPGA芯片上实现数字频率计的原理。对各种硬件除法进行了比较,提出了高速串行BCD码除法的硬件算法,并将其应用在频率计设计中。
出处 《电子技术应用》 北大核心 2004年第8期72-74,共3页 Application of Electronic Technique
  • 相关文献

参考文献4

  • 1Behrooz Parhami. Computer Arithmetic-Algorithms and hardware designs. New York: Oxford University Press, 2000
  • 2ACEX 1K Programmable Logic Device Family Data Sheet.www.altera.com
  • 3JamesR ArmstrongF GailGray.VHDL设计、表示和综合[M].北京:机械工业出版社,2003,3..
  • 4候伯亨 顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安:西安电子科技大学出版社,1999..

共引文献16

同被引文献17

引证文献4

二级引证文献19

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部