期刊文献+

输入端加译码器的可编程逻辑阵列的复杂性分析 被引量:1

COMPLEXITY OF PROGRAMMABLE LOGIC ARRAYS WITH INPUT DECODERS
下载PDF
导出
摘要 输入端加译码器的可编程逻辑阵列比普通的可编程逻辑阵列具有更大的实现能力,这种阵列表现为三级的或-与-或电路,本文提出了与该电路相关的一系列基本概念和理论,并且还进行了复杂性分析,结论是使用该阵列实现一个任意n变量逻辑函数所需的最大存储单元数为:(2n+1)2^(n-2)。 Programmable logic arrays with input decoders have greater design capability than ordinary PLAs.These logic arrays are cascaded to perform a three-level OR-AND-OR circuit.This paper proposes basic definitions and theories about programmable logic arrays with input decoders and studies their complexity.To realize an arbitrary n-variable Boolean function,(2n+1)2n-2 elements is sufficient.
作者 肖永新
出处 《计算机学报》 EI CSCD 北大核心 1993年第12期931-935,共5页 Chinese Journal of Computers
关键词 程序阵列 译码器 逻辑设计 Programmable logic arrays,decoders,Boolean function,complexity
  • 相关文献

参考文献1

  • 1肖永新,Int J Electron,1990年,69卷,3期,317页

同被引文献4

  • 1王守觉,电子学报,1986年,14卷,5期,1页
  • 2郑启伦,电子学报,1982年,10卷,3期,19页
  • 3郑启伦,电子学报,1981年,9卷,16期,23页
  • 4王守觉,电子学报,1978年,6卷,2期,43页

引证文献1

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部