期刊文献+

基于内插的全数字二元鉴相相干延迟锁定环

Interpolation-based all-digital coherent delay locked loop
下载PDF
导出
摘要 提出一种基于内插的全数字二元鉴相相干延迟锁定环(C-DDLL),用于直接序列码分多址系统上行链路伪随机码的跟踪,对AWGN、多用户于扰以及非理想内插影响下的环路跟踪性能进行了分析与计算机模拟,最后给出了数值结果及分析。
出处 《无线电通信技术》 2004年第5期40-42,共3页 Radio Communications Technology
  • 相关文献

参考文献5

  • 1F.M. Gardner. Interpolation in Digital Modems-Part Ⅰ:Fundamentals[J]. IEEE Trans. on Communications, 1993.3, 41:501 ~ 507.
  • 2L. Erup, F. M. Gardner, R. A. Harris. Interpolation in digital modems-Part Ⅱ: Implementation and Performance[J]. IEEE Trans. on Communications, 1993.6, 41: 998 ~1008.
  • 3K. Bucket, M. Moeneclaey. The effect of Interpolation on BER Performance of Narrowband BPSK and (O)QPSK on Rician-fading Channels[J]. IEEE Trans. on Communications,1994.11, 42:2929 ~ 2033.
  • 4R.D. Gaudenzi, M. Luise, and R. Viola. A Digital Chip Timing Recovery Loop for Band-Limited Direct-Sequence Spread - Spectrum Signals[J]. IEEE Trans. on Communications, 1993.11, 41: 1760~ 1769.
  • 5AJ维特比著 李世鹤译.CDMA扩频通信原理[M].北京:人民邮电出版社,1997..

共引文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部