基于堆栈效应的CMOS电路漏电流估计

随着集成电路工艺几何尺寸的日益缩小和电路系统复杂度的进一步提高，特别是SOC的发展和电池供电的移动设备的广泛应用，芯片的功耗成为一个日趋重要的问题。电路功耗的来源可以分为动态功耗和静态功耗两个部分，动态功耗主要来自功能跳变、短路电流、竞争冒险等，曾经是电路功耗的主要来源。进入深亚微米工艺后，静态功耗以近乎指数形式增长，并成为能与动态功耗相抗衡的功耗来源。研究表明，在90nm工艺下，静态功耗已经占整个电路功耗的42％以上。静态功耗不仅影响着IDDQ测试方法，而且已经成为整体功耗的重要来源。因此，静态功耗的估计及优化方面的研究就变得越来越重要。