期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

一种新颖的全差分CMOS运算放大器的设计 被引量：3

Design of full differential CMOS operational transconductance amplifier with high DC-gain and high unity-gain bandwidth
下载PDF
导出
摘要 研究了一种全差分高增益、宽带宽CMOS运算跨导放大器 (OTA) .放大器采用三级折叠 级联结构 ,结合附加增益提高电路 ,大幅提高整个电路增益的同时获得较好的频率特性 ,采用 0 .35 μmCMOSN阱工艺设计 .HSPICE模拟结果放大器的带宽为 2 15MHz(相位裕度 6 2 .2°) ,开环增益为 10 3dB ,功耗仅为 2 .0 1mW . The circuit utilized triple-folded-cascode with gain-boosting circuits. The elaborate design of the amplifier resulted in the performances of 215MHz bandwidth (at 62.2° of phase margin), open loop gain 103dB and power consumption 2.01mW for 0.35μm N-well CMOS process.
作者 陈晓飞 刘三清 张诗娟 陈曙
机构地区 华中科技大学电子科学与技术系
出处 《华中科技大学学报（自然科学版）》 EI CAS CSCD 北大核心 2004年第12期21-23,共3页 Journal of Huazhong University of Science and Technology(Natural Science Edition)
关键词 运算跨导放大器(OTA) 折叠-级联 增益提高 带宽 operational transconductance amplifier (OTA) triple-folded-cascode gain enhancement bandwidth
分类号 TN432 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献3

  • 1Bult K, Geelen G. A fast-settling CMOS op amp for SC circuits with 90 dB DC gain. IEEE J. Solid-State Circuits, 1990, 25(6): 1 379-1 384
  • 2Sackinger E, Guggenbuhl W. A high-swing highimpedance MOS cascode circuits. IEEE J. Solid-State Circuits, 1990, 25(1): 289-298
  • 3Johns D A, Martin K. Analog integrated circuit design.New York: John Wiley & Sons Inc., 1997.

同被引文献29

  • 1刘三清,张诗娟,余岳辉,陈晓飞.一种宽频带大摆幅的三级CMOS功率放大器[J].华中科技大学学报（自然科学版）,2005,33(5):95-97. 被引量：2
  • 2李建中,汤小虎,魏同立.一种低电压CMOS折叠-共源共栅跨导运算放大器的设计[J].微电子学,2005,35(4):412-415. 被引量：23
  • 3朱莹,李丽,杨盛光,何书专,张川.一种高共模抑制比恒定跨导运算放大器[J].微电子学,2007,37(2):242-245. 被引量：4
  • 4Gulati K, Lee H S. A low-power reconfigurable analog-to-digital converter[J].IEEE Journal of Solidstate Circuits, 2001, 36(12): 1 900-1 911.
  • 5Cheng Shanfeng. A low power 33 MSample/s 10bit pipeline architecture ADC[J]. Journal of Fudan University: Natural Science, 2001; 40(3): 335-341.
  • 6Song W C, Choi H W, Kwak S U, et al. A 10 b 202 Msample/s low power CMOS ADC[J]. IEEE J Solidstate Circuits, 1995, 30. 514-521.
  • 7LewisSH, FettermanHS, GrossGF, etal. A10b 20 Msample/s analog-to-digital converter[J]. IEEE J Solid-state Circuits, 1992, 27(3): 351-359.
  • 8Murmann B, Boser B. A 12 bit 75 MS/s pipelined ADC using open-loop residue amplifieation[J].IEEE J Solid-state Circuits, 2003, 38:2 040-2 050.
  • 9Chang Dongyoung. A 1.4 V 10 bit 25 MS/s pipelined ADC using opamp-reset switching technique [J]. IEEE J Solid state Circuits, 2003, 38 (8): 1 401- 1 404.
  • 10Abo A, Gray P R. A 1. 5 V, 10 bit, 14. 3 MS/s CMOS pipelined analog-to-digital converter[J].IEEE Journal of Solid-state Circuits, 1999, 34 (5) : 599- 606.

引证文献3

二级引证文献9

华中科技大学学报（自然科学版）
2004年 第12期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部