嵌入式处理器思想在逻辑电路设计中的应用

下载PDF

导出

摘要对于在数字逻辑电路设计中存在状态复杂的问题，作者提出用一个能满足系统功能要求的嵌入式处理器来代替硬逻辑电路，从而提高系统的可靠性，获得较高的设计效率．并以设计RS232串口通信模块为例，阐述了设计过程和原理框图．

作者冉峰徐美华陈章进汤立华

机构地区上海大学微电子研究与开发中心上海大学机电工程与自动化学院

出处《上海大学学报（自然科学版）》 CAS CSCD 2004年第B10期205-208,共4页 Journal of Shanghai University:Natural Science Edition

关键词 RS232 串口嵌入式处理器 VERILOG

参考文献1

1Madhavan S S. Digital design and synthesis with Verilog HDL[M]. San Jose, CA: Automata Publishing Company,1993.212-217.

1杜轩华,张岳.时序逻辑电路中若干问题的探讨[J].电子技术应用,1998,24(1):21-24. 被引量：1
2张建伟,陆亨立.硬件描述语言与数字逻辑电路设计[J].电子工程师,1999(4):13-15. 被引量：1
3何晓琴.浅谈项目化教学在数字逻辑电路设计中的应用[J].电子世界,2014(18):427-427.
4张苹珍,王俊峰,仲涛.VHDL在数字逻辑电路设计中的应用方法[J].信息通信,2012,25(5):96-97. 被引量：1
5向光平,沈继忠.基于MOS-NDR负阻器件的D触发器设计[J].浙江大学学报（理学版）,2013,40(6):641-645.
6王丽萍,徐开琴.数字逻辑电路设计的两个重要问题[J].白城师范学院学报,2008,22(6):26-30. 被引量：2
7何静,李清峰.基于FPGA/CPLD的占空比为1∶n的n分频器的设计[J].现代电子技术,2006,29(8):17-18. 被引量：4
8程序设计语言[J].电子科技文摘,1999(10):103-103.
9高凡,贾磊磊.基于FPGA的半整数分频器的设计[J].科技信息,2010(19):133-134. 被引量：1
10刘鑫,仲伟志,孔繁锵,井庆丰.多信道认知无线电频谱感知次用户和功率分配[J].华南理工大学学报（自然科学版）,2014,42(1):52-58. 被引量：2

上海大学学报（自然科学版）

2004年第B10期

内容加载中请稍等...