数字时钟芯片

下载PDF

导出

摘要 DPLL芯片ZL30109可接受两路参考时钟输入，可自动同步到2kHz、8kHz、1．544MHZ、2．048MHZ、8．192MHZ、16．384MHz或19．44MHz频率的时钟上，能输出2kHz～19．44MHz的多种时钟。抖动性能优于0．5ns，可满足Stratum 4／4E要求，提供0．15×10^-6的保持性能，

出处《今日电子》 2004年第12期100-100,共1页 Electronic Products

关键词芯片时钟 DPLL 抖动性自动同步 MH 性能保持性输入输出

分类号 TN911.8 [电子电信—通信与信息系统]

引文网络
相关文献

1孟显英.中值滤波算法的FPGA设计与实现[J].电脑知识与技术,2010,6(9X):7822-7824. 被引量：2
2卓联半导体数字时钟芯片[J].电子产品世界,2004,11(12B):34-34.
3薛嗣麟.WCDMA网络质差小区问题研究[J].微处理机,2014,35(2):29-31.
4Maxim音频时钟发生器[J].电子产品世界,2004,11(11B):30-30.
5Zarlink推出数字时钟芯片进一步扩展网络时钟产品线[J].电子与电脑,2004(12):16-16.
6束海峰,朱斌.无线网络优化发展趋势研究[J].数据通信,2011(6):4-5. 被引量：1
7陶洋,谭鹏.异构无线网络环境下的网络接入选择算法研究[J].电视技术,2014,38(3):105-108. 被引量：2
8丛翠英.浅谈液晶电视的亮度保持性[J].家电维修（大众版）,2014(7):49-49.
9卓联半导体新型数字时钟芯片[J].电子产品世界,2004,11(08B):34-35.
10阿尔泰推出高速高精度PXI/PCI-85XX系列数字化仪——高精度、低噪声和高动态范围[J].电子技术应用,2012,38(8):4-4.

今日电子

2004年第12期

浏览历史

内容加载中请稍等...

数字时钟芯片

相关作者

相关机构

相关主题

浏览历史