期刊文献+

基于FPGA的高速数据处理器的实现

Implementation of High-Speed Data Processor Based on FPGA
下载PDF
导出
摘要 在自动武器的动态参数测试过程中,对数据处理实时性的要求不断提高。浮点运算是现代数字信号处理中一种非常频繁的操作。本文在讨论浮点加法器电路设计常用算法的基础上,重点介绍了一种低功耗的三数据通道结构。最后,基于 FPGA 在处理数据时的高速和灵活性的特点,给出了该结构的 FPGA 实现及相应的时序仿真。 Nowadays, the requirement for real-time data processing is becoming higher and higher in dynamic parameters testing of the auto-weapon.The float-point operation is the highly frequent opera- tion in the modern digital data processing(DSP).In this paper,the basic algorithm of the float-point adder circuit design has been introduced.A low power triple data-path architecturt is described in parti- cular.Finally,based on the flexibility and the ability of high-speed data processing of the FPGA,im- plementation of the architecture with FPGA and the corresponding time series simulation is given.
作者 吉训生
出处 《火炮发射与控制学报》 北大核心 2004年第4期59-62,共4页 Journal of Gun Launch & Control
关键词 计算机 数据处理器 浮点加法器 FPGA 数据通道 电路 武器装备 processor technology of computer floating-point adder FPGA data-path
  • 相关文献

参考文献4

  • 1刘宝琴.Altera可编程逻辑器件及其应用[M].北京:清华大学出版社,1996..
  • 2Quach N T, Flynn M J. Design and implementation of the SNAP floating-point adder [R]. Technical Report No. CSL-TR-91-501,Computer Systems Laboratory, Stanford University, 1991.
  • 3Suzuki H. Leading zero anticipatory logic for high-speed floating addition [J]. IEEE J Sol Stacirc, 1996, 31 (8): 1157-1164.
  • 4Nieslen A M. An IEEE compliant floating-point adder that conforms with the pipelined-forwarding paradigm [J]. IEEE Trans Com-puters, 2000, 49 (1): 33-47.

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部