32位高性能嵌入式CPU中Load Aligner模块的设计与实现
The Design of Load Aligner for a 32 bits CPU
摘要
在CPU中,Load Aligner模块是DCACHE和数据通道之间的接口。从DCACHE中取出的数据只有通过Load Aligner模块重新排序,才能进入CPU的数据通道。本文讨论了该CPU中Load Aligner 模块的设计与实现,其中主要是数据通道部分的逻辑设计和电路设计,并给出了相关结果。
出处
《今日电子》
2005年第1期59-60,共2页
Electronic Products
参考文献2
-
1CMOS Circuit Design, Layout, and Simulation.R. Jacob Baker and Harry W. Li and David E. Boyce. The Institute of Electrical and Electronics Engineers, Inc. New York. 1998
-
2Digital Logic Circuit Analysis & Design, by N. P. Nelson.1997
-
1马宁.WinCE的十年鏖战[J].程序员,2006(8):147-149.
-
2许展鹏.浅谈嵌叭式系统的应用与技展[J].电脑迷（数码生活）（上旬刊）,2013(5):2-2.
-
3王江,刘世胜,裘正定,丁晓明.会议电视系统中数据通道的设计[J].电信科学,1997,13(5):51-53.
-
4刘瑞祥,邹海.对挖掘关联规则中的Apriori算法的一种改进[J].计算机与现代化,2009(7):5-8. 被引量：6
-
5赵开代.QQ好友重新排序[J].电脑爱好者,2004(10).
-
6晓风.2秒钟让选定工作表重新排序打印[J].电脑高手,2005(1):59-59.
-
7艾山江.克里木.嵌入式系统的开发[J].微计算机信息,2012,28(10):209-211.
-
8李翰,姜彦吉.基于FPGA的CPU设计分析[J].中国科技信息,2015,0(3):118-119. 被引量：1
-
9Q & A[J].软件,2005,26(12):72-78.
-
10刘源,杨军,王洪义,于亚萍.基于FPGA及嵌入式CPU(NiosⅡ)的TFT-LCD接口设计[J].微计算机信息,2009,25(11):221-222. 被引量：1
