期刊文献+

基于FPGA的智能数字锁相环实现 被引量:2

Implementation of an intelligent digital phase-locked loop based on FPGA
下载PDF
导出
摘要 分析了数字锁相环路的基本原理及实现过程,论述了一种利用FPGA器件中的锁相环部分来实现高精度数字锁相的方法,具有可编程性、线路简单、捕捉速度快以及跟踪精度高等特点,并通过仿真对结果进行了验证。 The fundamental principle and the realization process of digital phase-locked loop are analyzed. This paper expounds a method of high precision digital locked phase with the phase-locked loop of FPGA. The proposed method has properties of programmable function, the simple circuit, quick-operating capture, high precision of frequency tracking, etc. It is confirmed through simulation.
出处 《继电器》 CSCD 北大核心 2005年第3期72-75,共4页 Relay
关键词 数字锁相 锁相环 FPGA digital phase locking phase-locked loop FPGA
  • 相关文献

参考文献3

二级参考文献4

  • 1孟宪元.可编程ASIC设计及应用[M].成都:电子科技大学出版社,2000.11.
  • 2黄涛,清华大学学报,1990年,30卷,2期
  • 3孟宪元,可编程ASIC设计及应用,2000年
  • 4胡华春,数字锁相环路原理与应用,1990年

共引文献36

同被引文献27

引证文献2

二级引证文献27

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部