期刊文献+

0.1μmSOI槽栅CMOS特性仿真

Characteristic Simulation of 0.1 μm SOI Groove Gate CMOS Devices
下载PDF
导出
出处 《电子工业专用设备》 2005年第1期20-24,共5页 Equipment for Electronic Products Manufacturing
  • 相关文献

参考文献4

  • 1任红霞,郝跃.凹槽深度与槽栅PMOSFET特性[J].Journal of Semiconductors,2001,22(5):622-628. 被引量:5
  • 2James B Kuo, Shih-China Lin. Low-Voltage SOI CMOS VLSI Devices and Circuits[M]. New York, John Wiley &Sons, Inc,2001,4-27.
  • 3Joerg Appenzeller, R.Martel. Sub-40 nm SOI V-groove n-MOSFETs [J]. IEEE ELECTRON DEVICE LETTERS,2002,23(2): 100-102.
  • 4J Knoch, J Appenzeller, R Martel. Scheme for the fabrication of ultrashort channel metal-oxide-semiconductor field-effect transistors[J]. Applied Physics Letters,2000,77(2),298-300.

二级参考文献3

  • 1任红霞.深亚微米槽栅MOS器件特性的仿真研究.博士后研究工作报告[M].西安:西安电子科技大学,1999.50.
  • 2任红霞,博士后研究工作报告,1999年,50页
  • 3Yu J L,IEEE Electron Device Lett,1996年,17卷,4期,157—159页

共引文献4

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部