期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

超高频 1500MHz ECL前置固定分频器的研究 被引量：3

A 1500MHz ECL Fixed Prescaler
下载PDF
导出
摘要 本文介绍了超高频1500MHz ECL前置固定分频器S1534的设计和研制。我们通过模拟实验确定单元电路结构,运用计算机SPICE程序确定各级电路的工作电流分配。在制作上,我们采用国内最先进的氧化物隔离第三代技术——氧化物隔离等平面S工艺和全离子注入工艺。本课题的研究实现了提高器件速度的目的,把我国“七五”时期的1000MHz ECL分频器性能提高到了1500MHz工作频率的新水平。 The design and fabrication of a very high frequency (1500MHz) fixed prescaler are described in the paper. The structure of a unit circuit is modeled through experiment and SPICE is used to calculate the distribution of operating current for the circuit. The advanced oxide isolated isoplanar S and all ion implantation are used for fabrication process.
作者 袁博鲁
机构地区 机电部第
出处 《微电子学》 CAS CSCD 1993年第1期1-5,共5页 Microelectronics
关键词 分频器 氧化物隔离 离子注入 Very high frequency divider, ECL prescaler, All ion implantation, Oxide isolated isoplanar S
分类号 TN772 [电子电信—电路与系统]
  • 相关文献

参考文献1

  • 1南京工学院,西北电讯工程学院.半导体集成电路[M]国防工业出版社,1980.

同被引文献21

  • 1何静,李清峰.基于FPGA/CPLD的占空比为1∶n的n分频器的设计[J].现代电子技术,2006,29(8):17-18. 被引量：4
  • 2LEVANTINO Salvatore. Phase noise in digital frequency dividers [J]. IEEE Journal of Solid-state Circuits, 2004, 39 (5) : 775-784.
  • 3TANG L, WANG Z G. Low jitter, dual modulus prescalers for RF receiver [J]. Journal of Semicond, 2007, 28 (12): 1930-1936.
  • 4WANG H Y, BRENNAN P, JIANG D. A generic multimodulus divider architecture for fractional-n frequency synthesizer [C]// Proceedings of IEEE Int. Frequency Control Symp. [S. 1.]: IEEE Press, 2007: 261-265.
  • 5ARGUELLO A M G, NAVARRO J, VAN N W. A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer [C]// Proceedings of 18th Symposium on Integrated Circuit and Systems Design. [S. 1.]:SICSD, 2005:144-148.
  • 6LARSSON P. High-speed architecture for a programmable frequency divider and a dual-modulus prescaler [J].IEEE Journal of Solid-state Circuits, 1996, 31 (5): 744-748.
  • 7ALIOTO Massimo. Design strategies for source coupled logic gates[J]. IEEE Transactions on Circuits and Systems, 2003, 50: 38-42.
  • 8RENNIE David J. Design and optimization of source coupled logic Muti-Gbit/s [D]. Canada:University of Waterloo, 2003.
  • 9ARGUELLO A M G, NAVARRO J, VANNOIJE W. A 3.5 mW programmable high speed frequency divider for a 2.4 GHz CMOS frequency synthesizer [C]// Proceedings of 18th Symposium on Integrated Circuits and Systems De sign. Florianopolis: SICSD, 2006: 144-148.
  • 10Nakazato K, Nakamura T, Nakagawa J, et al. A 6 GHz ECL frequency divider using sidewall base contact structure [A]. IEEE Int Sol Sta Circ Conf [C].New York,NY,USA. 1985. 214-215.

引证文献3

二级引证文献8

微电子学
1993年 第1期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部