摘要
介绍了一种 (2 ,1,6)删余生成的 (3 ,2 ,6)卷积码的 Viterbi译码器的 F PGA实现方法。该译码器基于软判决设计 ,约束长度为 7。在具体实现中采用了全并行的处理方法 ,提高了译码速率。
This paper introduced the realization of viterbi decoder.It based on the soft _decision design. The speed of decoding is enhanced by implementation in parallel processing mode.
出处
《现代电子技术》
2005年第3期56-57,共2页
Modern Electronics Technique
