期刊文献+

基于JTAG的板级可测试性设计 被引量:5

Board-Level Design for Testability Based on JTAG
下载PDF
导出
摘要 阐述了JTAG技术的采用给电路板的可测试性带来的改善,从设计方法、优化策略以及实现技术等几个方面,讨论了利用边界扫描技术进行电路板的可测试性设计.
出处 《海军航空工程学院学报》 2005年第1期173-176,共4页 Journal of Naval Aeronautical and Astronautical University
  • 相关文献

参考文献3

  • 1[2]Lee Whetsel. JTAG-Compatible Devices Simplify Board-level design for testability[A]. WESTCON conference[C]. Rye Brook, NY: International Conference On Computer Design. 1989
  • 2[3]Pete Fleming, Don MclCean. Scan-based Design Verification-An Alternative Approach[A]∥ ATE and Instruments Conference West[C]. Washington DC, USA:Proceedings of the International Test Conference. 1990
  • 3[4]Texas Instruments. SN54ABT18245A, SN74ABT18245A -Scan Test Devices With 18-Bit Bus Transceivers[M].1999

同被引文献20

引证文献5

二级引证文献9

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部