期刊文献+

计算机RAM检错纠错电路的设计与实现 被引量:5

Design and Realization of Error Detection and Correction Circuit for Computer RAM
下载PDF
导出
摘要 分析了在空间环境下影响RAM可靠性的主要因素及主要故障模式,介绍了利用FPGA实现RAM 检错纠错电路的方法,给出了仿真结果,并将此方法同用中小规模集成电路实现RAM EDAC的方法进行了比较。 In this paper, the main factors affecting the reliability of RAM as well as the failure modes in the space environment are demonstrated. The RAM EDAC circuit implement- ed by FPGA is introduced. At the same time, it is compared with that realized by small and medium-scale integrated circuits. Further more, the simulationt rdsults are given.
作者 刘淑芬 崔星
出处 《航天控制》 CSCD 北大核心 2003年第4期59-67,共9页 Aerospace Control
  • 相关文献

同被引文献6

  • 1[1]Orbita Software Engineering Inc.32-bit SPARC V8 Embedded Processor Sailing S698M User's Manual,www.myorbita.net,2004
  • 2[7]边计年,薛宏熙.用VHDL设计电子线路.清华大学出版社,2000
  • 3王新梅 肖国镇.纠错码-原理与方法[M].西安:西安电子科技大学出版社,2001..
  • 4贾文涛,张春元,付剑,等.一种高可靠双机备份星载计算机的设计与实现[C].第六届中国测试会议,2010.7.
  • 5张喜民,魏婷.ARINC 659容错数据总线测试验证系统研制[J].西安电子科技大学学报,2011,38(6):140-145. 被引量:12
  • 6周盛雨,陈晓敏.一种纠错编码器的实现[J].电子技术(上海),2003,30(3):10-12. 被引量:7

引证文献5

二级引证文献12

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部