摘要
在分析FPGA验证对ASIC设计的作用的基础上 ,提出了一种为了验证RS -PC译码器芯片设计的FPGA验证方案。该方案具有可测试性强 ,灵活和通用的特点。
Based on the anaysis of function of FPGA verification for ASIC design, a FPGA verification method for a RS-PC decoder chip is presented. The method features good testability and smart and general purpose.
出处
《计算机与数字工程》
2005年第3期14-15,89,共3页
Computer & Digital Engineering
基金
湖北省科技攻关计划资助项目 (项目编号 :2 0 0 3AA10 1B0 1)