期刊文献+

一维逻辑阵布图的一个启发式算法

A Heuristic Algorithm for Gate and Net Assignment in One-Dimensional Logic Arrays
下载PDF
导出
摘要 一维逻辑阵布图中列排序问题已被证明是一个NP(Non—Polynomial)-完全问题,本文提出一个新的启发式算法.算法的时间复杂度为O(r·s·|G|),其中|G|是逻辑阵的总门数,s为单个线网连接的最多门数,r为单门连接的最多线网数;其空间复杂度为O(|N|·|G|),其中|N|为线网总数. The problem of the ordering of the columns in one-Dimensional Logic Arrays (OLA) has been proved to be an NP-complete problem.In this paper a new heuristic algorithm is proposed. The time complexity of the proposed algorithm is O(r.s.|G|), where |G| is the total number of gates of OLA, s──the maximal number of gates, connected by a single net, r──the maximal number of nets, connecting to a single gate. The space complexity of the algorithm is O(|N|·|G|), where |N| is the total number of nets.
作者 熊德琰
出处 《同济大学学报(自然科学版)》 EI CAS CSCD 1994年第2期225-229,共5页 Journal of Tongji University:Natural Science
关键词 集成电路 布图 一维逻辑阵 VLSI Layout Algorithm One-Dimensional Logic Array
  • 相关文献

参考文献1

  • 1Hong Y S,IEEE Trans CAD,1989年,8卷,5期,547页

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部